對學(xué)電子的人來說，在電路板上設(shè)置測試點（test point）是最正常不過的事了，但是對學(xué)機械的人來說，測試點是什么？

   可能都還有點一頭霧水了當(dāng)年小編第一次進PCBA加工廠工作，當(dāng)制程工程師的時候，還為了這個測驗點問過好多人才了解它?；旧显O(shè)置測驗點的目的是為了測驗電路板上的零組件有沒有符合規(guī)格以及焊性，比如說想查看一顆電路板上的電阻有沒有問題，最簡單的方法就是拿萬用電表量測其兩端就可以知道了。

   但是在大量生產(chǎn)的工廠里沒有辦法讓你用電表漸漸去量測每一片板子上的每一顆電阻、電容、電感、甚至是IC的電路是否正確，所以就有了所謂的ICT（In-Circuit-Test）自動化測驗機臺的出現(xiàn)，它運用多根探針（一般稱之為「針床（Bed-Of-Nails）」治具）一起接觸板子上所有需要被量測的零件線路，然后經(jīng)由程控以序列為主， 并列為輔的方式循序量測這些電子零件的特性，一般這樣測驗一般板子的所有零件只需要1~2分鐘左右的時刻可以完成，視電路板上的零件多寡而定，零件越多時刻越長

   但是，如果讓這些探針直接接觸到板子上面的電子零件或是其焊腳，很有可能會壓毀一些電子零件，反而拔苗助長，所以聰明的工程師就發(fā)明晰「測驗點」，在零件的兩端額外引出一對圓形的小點，上面沒有防焊（mask），能夠讓測驗用的探針接觸到這些小點，而不必直接接觸到那些被量測的電子零件。

   早期在電路板上面還都是傳統(tǒng)插件（DIP）的年代，的確會拿零件的焊腳來當(dāng)作測驗點來用，由于傳統(tǒng)零件的焊腳夠健壯，不怕針扎，但是常常會有探針接觸不良的誤判情形發(fā)生，由于一般的電子零件經(jīng)過波峰焊（wave soldering）或是SMT吃錫之后，在其焊錫的表面通常都會構(gòu)成一層錫膏助焊劑的殘留薄膜，這層薄膜的阻抗非常高， 常常會造成探針的接觸不良，所以當(dāng)時常常可見產(chǎn)線的測驗作業(yè)員，常常拿著空氣噴槍拼命的吹，或是拿酒精擦洗這些需要測驗的位置。

   其實，通過波峰焊的測驗點也會有探針觸摸不良的問題。后來SMT盛行之后，測驗誤判的景象就得到了很大的改善，測驗點的應(yīng)用也被大大地賦予重任，因為SMT的零件一般很軟弱，無法承受測驗探針的直接觸摸壓力，運用測驗點就能夠不用讓探針直接觸摸到零件及其焊腳，不但維護零件不受損傷，也直接大大地提升測驗的牢靠度，因為誤判的景象變少了。

   不過，跟著科技的演進，電路板的尺寸也越來越小，小小地電路板上面光要擠下這么多的電子零件都已經(jīng)有些費勁了，所以測驗點占用電路板空間的問題，經(jīng)常在設(shè)計端與制造端之間拔河，不過這個議題等今后有機會再來談。測驗點的外觀一般是圓形，因為探針也是圓形，比較好生產(chǎn)，也比較簡單讓相鄰探針靠得近一點，這樣才能夠增加針床的植針密度。

   運用針床來做電路測驗會有一些組織上的先天上約束，比如說：探針的最小直徑有一定極限，太小直徑的針簡單折斷毀損。

   針間間隔也有一定約束，因為每一根針都要從一個孔出來，而且每根針的后端都還要再焊接一條扁平電纜，如果相鄰的孔太小，除了針與針之間會有觸摸短路的問題，扁平電纜的干與也是一大問題。

   某些高零件的旁邊無法植針。如果探針間隔高零件太近就會有磕碰高零件形成損傷的危險，別的因為零件較高，一般還要在測驗治具針床座上開孔避開，也直接形成無法植針。電路板上越來越難容納的下一切零件的測驗點。

   因為板子越來越小，測驗點多寡的存廢屢次被拿出來評論，現(xiàn)在已經(jīng)有了一些減少測驗點的辦法呈現(xiàn)，如 Net test、Test Jet、Boundary Scan、JTAG等；也有其它的測驗辦法想要替代本來的針床測驗，如AOI、X-Ray，但現(xiàn)在每個測驗好像都還無法100%替代ICT。

   關(guān)于ICT的植針才能應(yīng)該要問詢合作的治具廠商，也便是測驗點的最小直徑及相鄰測驗點的最小間隔，一般多會有一個期望的最小值與才能能夠達到的最小值，但有規(guī)劃的廠商會要求最小測驗點與最小測驗點間間隔不能夠超越多少點，否則治具還簡單毀損。